·先进的多总线架构三读通过单独的16位数据存储器总线和一个·具有并行存储和运算指令程序存储器总线并联负载2 ·条件存储指令
" se="· 40-Bit Arithmetic Logic Unit (ALU) Including a · Conditional Store Instructions">· 40位算术逻辑单元(ALU)
2 ·条件存储指令
40位桶式移位器和两个独立的从中断的40位累加器·快速返回40位专用非流水线发生器和可编程单周期乘法加法器/累加(MAC)的银行交换
" se="· On-Chip Peripherals · 17- ´ 17-Bit Parallel Multiplier Coupled to a – Software-Programmable Wait-State 40-Bit Dedicated Adder for Non-Pipelined Generator and Programmable Single-Cycle Multiply/Accumulate (MAC) Bank-Switching">·关于片上外设° 17 - '17位并行乘法器加上一个 - 软件可编程等待
40位专用非流水线发生器和可编程单周期乘法加法器/累加(MAC)的银行交换
操作 - 片上可编程锁相环·比较，选择和存储单元的回路(PLL)与外部时钟发生器(CSSU)新增/维特比算比较时钟源选择·编码器，用于计算指数的指数 - 一个16位定时器价值在40位累加器的价值 - 六通道直接存储器访问(DMA)单周期控制·双地址生成八个辅助 - 三多通道缓冲串行端口寄存器和两个辅助寄存器(McBSP的)算术单元(ARAUs) - 8/16-Bit增强并行主机端口·数据总线和一个公交持有人功能接口(HPI8/16)·扩展寻址模式800万的16位·功率随着IDLE1消耗控制，最大可寻址外部程序IDLE2，空间掉电模式和IDLE3说明· 128K的的16位片上RAM的组成：关控制¨ CLKOUT的禁用带CLKOUT- 八为8K的16位块片·内置基于扫描的仿真逻辑，符合IEEE性病1149.1(JTAG)边界扫描逻辑(1)双访问程序/数据RAM- 八为8K的16位块片· 144引脚球栅阵列(BGA)(GGU后缀)单访问程序RAM · 144引脚小外形四方扁平封装· 16K的的16位片上ROM的(LQFP封装)(铂族后缀)配置程序存储器· 6.25 - ns单周期定点指令·增强的外部并行接口(XIO2)的执行时间(160 MIPS)的·单指令的重复和块重复· 8.33 - ns单周期定点指令运作程序代码的执行时间(120 MIPS)的·块存储器传送指令为更好· 3.3第VI / O电源电压(160和120的MIPS)程序和数据管理· 1.6 V内核电源电压(160 MIPS)的随着32位长的Word相关说明操作数· 1.5 - V的核心供电电压(120 MIPS)的与两个或三个操作数(1)IEEE标准1149.1-1990标准试验接入端口和相关说明边界扫描结构本文由整理提供，部分内容来源于网络，如有侵犯到你的权利请与我们联系更正。
如果觉得《tms320vc5416c语言编程 TMS320VC5416中文资料》对你有帮助，请点赞、收藏，并留下你的观点哦！
