信号完整性分析概论
1.1 信号完整性含义
当时钟频率超过100MHz或上升边小于1ns时，信号完整性效应变得重要，通常将这种情况称为高频领域或者高速领域。
广义定义：
信号完整性指的是在高速产品中由互连线引起的各种问题。主要研究互连线与数字信号的电压电流波形相互作用时其电气他行参数如何影响产品的性能。
主要分为三种影响和后果：
时序噪声电磁干扰（EMI）
所有与信号完整性噪声问题有关的效应都与下面四类特定噪声源中的一个有关：
单一网络的信号完整性：在信号路径或返回路径上由于阻抗突变而引起的反射和失真两个或多个网络之间的串扰：和理想回路与非理想回路耦合的互电容、互电感电源和地分配中的轨道塌陷：在电源/地网络中的阻抗压降来自整个系统的电磁干扰和辐射
1.2 单一网络的信号质量
网络如何定义？：由系统中所有连接在一起的金属组成。（不仅包括信号路径，还包括信号电流的返回路径）
e.g.从时钟芯片的输出引脚引出的线条与其他三个芯片相连，连接这四个脚的每条金属可以看做同属于一条网络。
当信号从驱动源输出时，构成信号的电流和电压将互连线看做一个阻抗网络。当信号沿网络传播时，它不断感受到互连线引起的瞬态阻抗变化。如果信号感受到的阻抗保持不变，则信号就保持不失真。然而，一旦阻抗发生变化，信号就会在变化处产生反射，并在通过互连线的剩余部分时发生失真。如果阻抗改变程度足够大，失真就会导致错误的触发。
任何改变横截面或网络几何形状的特征都会改变信号所感受到的阻抗。将令阻抗发生变化的所有特征称为突变，每个突变将导致信号原始的纯净形状在某种程度上发生失真。使信号所感受到的阻抗发生改变的情况有以下几种：
线宽变化层转换返回路径平面上的间隙接插件分支线，T型线或桩线
这些阻抗突变是由横截面、布线拓扑结构或附加元件产生的。最常见的突变发生在线条
端点处，通常是驱动源输出端开路高阻或者是低阻。
设计原则：信号在经过整个互连线时所感受到的阻抗应相同
设计方法：这个方法一般通过三步实现。首先，使用线条阻抗为常晨或者”可控＂的电路板，这通常意味着使用均匀的传输线。其次，提供使沿线阻抗保持不变的拓扑结构的布线规则。最后，在关键地方放置电阻来控制反射并设法使接收到的信号干净些。
即使是端播完善的精密电路板布局，也能严重地影响信号质量。例如，当线条分成两路时，节点处的阻抗发生变化。一部分信号反射回信号源，一部分信号继续沿着分支传播，但产生衰减和失真。若以菊花链方式重新布线，则能使信号沿着路径所感受到的阻抗保持不变，信号质量也能得以恢复。
1.3 串扰
定义：当网络传播信号的时候，有些电压和电流可以传递到临近的静态网络上(以有害的噪声形式耦合) 网络间的容性耦合和感性耦合发生情况：互连线为均匀传输线 (电路板上的大部分情况)互连线为非均匀传输线(接插件、封装)返回路径为均匀平面时是实现最低串扰的结构，一旦使返回路径的均匀平面发生变化，就会增加两个传输线间的耦合噪声。通常是感性耦合噪声比容性耦合噪声增加的要多。（比如当信号经过接插件且多个信号共用的返回路径是一个引脚而不是一个平面时）
设计原则：保持线条间的间隔大于最小值，并使线条与非理想返回路径之间的互感最小
1.4 轨道塌陷噪声
定义：当通过电源和地路径的电流发生变化时（如芯片输出翻转或核心门翻转），在电源路径和地路径间的阻抗上将产生一个压降。意味着供给芯片的压降变小了，可看做电源与地之间的电压减小或塌陷。
设计原则：使电源、地路径的阻抗和噪声最小
1.5 电磁干扰（EMI）
1. 三方面问题：
噪声源辐射传播路径天线
2. 两种最常见的电磁干扰源一部分差分信号转换成共模信号，最终在外部的双脚电缆线上输出电路板的地弹在外部单端屏蔽线上产生共模电流。附加的噪声可以由内部产生额辐射泄漏溢出屏蔽罩引起
设计原则：使带宽以及地阻抗最小，采取屏蔽措施
1.6 信号完整性的两个重要推论
随着上升边（指电流或电压的变化速度）的减小，四种问题都会变得更严重
由于晶体管越来越小，它们的上升边将变得越来越短
解决问题的有效办法是基于对互连线阻抗的理解
1.10 仿真
电磁(EM)仿真器电路仿真器行为仿真器1.11 模型与建模
1.12通过计算创建电路模型
1.13 三种测量技术
阻抗分析仪矢量网络分析仪（VNA）时域反射仪（TDR）1.14 测量的作用
如果觉得《信号完整性分析1——信号完整性分析概论》对你有帮助，请点赞、收藏，并留下你的观点哦！
