在设计运算放大器电路时，如果运算放大器的输入电路是来自另外一块印刷电路板时，就应该对运算放大器的输入端加以保护，即加上保护电路。
简单的保护电路如图1所示，由电阻R1和二极管D1、D2组成。如果R1的阻值为100kΩ．则输入过电压达100V时的输入最大电流被限制在1mA。但是，不能仅寄希望增大R1的阻值，这会增大失调电压和噪声，且曲于输入电容的存在，还会使频率特性恶化。
图2是不用串联电阻的输入保护电路。它使用了两个恒流二极管CD1和CD2，可承受+100V的过电压。
在恒流二极管上迭加上低电压，即低于VK(VK被称为肩电压。当恒流二极管通过的电流达到其恒流值Ip的80%时，恒流二极管两端的电压即是VK)的电压时，恒流二极管工作在电阻模式。以型号为E102（恒流值ImA)的恒流二极管为例，VK=1.7V，1.7V/ImAx80%=1.36kΩ，即相当于串联1.36kΩ的电阻。
当过电压超过VK时，恒流二极管工作在恒流模式，输入电流被恒定在1mA(E102日寸)，相应的阻值高达650kΩ。
通常，恒流值越大的恒流二极管，其内部阻值越小，因而输入阻抗也低，这是这种保护电路的最大特点。例如E103的恒流值为10mA、Vk=3.5V，3.5V/10mAx80%=280Ω。
恒流二极管的耐压约100V，不能作超过100V的保护电路。恒流二极管的功耗较大，也不宜作过电压保护。
图3是使用高耐压MOSFET管的保护电路．FET的型号为LND150N3(耐压500V、IDSS=lmA~10mA)。这个电路是依据FET的IDSS值来限制输入电流。如果想改变限流值，可采用图4的电路。图4中两个FET的特性要一致，输入电流IIN在VR1上的压降为Vcs，由VGS决定的漏极电流ID与输入电流IIN相等时，电路达到平衡。这时，IIN=ID，ID值随VR1阻值的大小，在O～IDSS之间设定。
因为这个FET为耗尽型（即使VCs=0，也流过电流），具有与JFET同等的保护能力。
如果觉得《运算放大器输入端保护电路》对你有帮助，请点赞、收藏，并留下你的观点哦！
