概述
逻辑分析仪，是分析数字系统逻辑关系的仪器。逻辑分析仪是属于数据域测试仪器中的一种总线分析仪，以总线概念为基础，同时对多条数据线上的数据流进行观察和测试的仪器，这种仪器对复杂的数字系统的测试和分析十分有效。
逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。
由于逻辑分析仪不像示波器那样有许多电压等级，通常只显示两个电压(逻辑1和0)，因此设定了参考电压后，逻辑分析仪将被测信号通过比较器进行判定，高于参考电压者为High,低于参考电压者为Low，在High与 Low之间形成数字波形。
图1 逻辑分析仪软件界面示例
工作原理简述
将被测系统接入逻辑分析仪，使用逻辑分析仪的探头监测被测系统的数据流，形成并行数据送至比较器，输入信号在比较器中与设定的门限电平进行比较，大于门限电平值的信号在相应的线上输出高电平，反之输出低电平时。经比较整形后的信号送至采样器，在时钟脉冲控制下进行采样。被采样的信号按顺序存储在存储器中。样本数据存在FIFO存储器中，得到显示命令后，按照先后顺序逐一读出信息，按设定的显示方式进行被测量的显示。
图2 逻辑分析仪基本结构框图
与协议分析仪的异同
协议分析仪是一种监视数据通信系统中的数据流，检验数据**是否正确地按照协议的规定进行的专用测试工具。协议分析仪较逻辑分析仪的不同与特点是能够捕获网络报文，触发功能更强大，有针对不同协议的专用触发功能。可解码协议越多、触发功能越丰富，协议分析仪的价值就越高。
协议解码是协议分析的基础，只有解码正确的协议分析才能够被别人接受，只有正确的解码才能提供更多的错误信息。
协议触发能够充分利用有限的触发深度和存储空间，同时提供更多更可靠的触发，为快速发现和定位错误提供了一种高效的工具。
错误识别是协议分析仪的主要作用，它建立在协议解码和协议触发之上的，只有协议触发功能强大才能采集到错误，只有协议解码正确才能发现错误。
信息提示能够充分利用颜色与视图等资源，有效表达协议解码的结果，使得用户能够快速找到需要的信息。当然信息提示也能够合理调节处理资源，节省用户时间。
图3协议分析仪UART/485/422/RS232协议触发功能示例
深入了解
逻辑分析仪提供两种不同的数据采集方式：“状态分析” 和 “定时分析” 。
状态分析，也叫同步分析。在此模式下，逻辑分析仪所捕获的是DUT的状态信号，根据被测系统的时钟来完成信号的采样。来自DUT的时钟信号会规定什么时候采集数据、多长时间采集一次数据。做为逻辑分析仪采样时钟的信号可以是设备时钟，可以是总线上的控制信号，也可以是导致DUT改变状态的信号，一般是与数据相关的时钟信号。样本数据在时钟信号边沿上采样(一般上升沿或双边沿)，表示逻辑信号稳定时的DUT情况。
定时分析，也叫异步分析，在此模式下，逻辑分析仪捕捉信号时序信息并创建时序图，逻辑分析仪使用内部时钟来进行数据采样。 在DUT和逻辑分析仪采集的数据之间没有固定的时间关系。在定时分析模式下，常常需要逻辑分析仪高精度地、长时间连续的记录数据。
关键参数
对于快速高效的调试，选择逻辑分析仪解决方案时，需要重点评估仪器的可用***，如触发，以及其他主要的性能，如采样率、通道数、内存深度等。
通道数
要对一个系统进行全面地逻辑分析，就应当把所有观测的信号全部引入逻辑分析仪当中，这样逻辑分析仪的通道数至少应当是DUT待测数据总线的数量(即字长)，对于不同的测试要求可能还会需要引入控制总线数和时钟线数。很多厂家的主流产品的通道数可以高达百通道，但是价格也是不菲，因此现在市面上主流的产品是16~36通道的逻辑分析仪，虽然通道少但是很多厂家都支持仪器同步扩展。
时间分辨率
时间分辨率即采样率的倒数。时序图有助于检测间歇性的时序故障， 如毛刺。因为不稳定的脉冲幅度和宽度使得毛刺很难检测和捕获，逻辑分析仪的定时分辨率将决定其能够检测并显示故障的能力，如图4所示。越高的时间分辨率，越可能发现故障事件，从而才能进一步对问题进行分析。对于定时分析模式，时间分辨率越高，也就是采样率越大，采集捕捉的数据流细节越详细。在实际操作中，对于定时模式，一般将采样率设置为3~5倍的DUT数据速率以保证信号保真度和偶发事件的捕获。
图4 时间分辨率
内存深度
内存深度将影响逻辑分析仪对偶发故障检测的能力。内存深度和时间分辨率一样，决定了信号有多长“时间”和多少“细节”可以在一次捕获中体现出来。假设采样率保持不变，内存深度越大，那么采集“时间”也就越长。同样，加深内存允许更高的采样率，使信号更多的细节被抓获到，获取更多的样本以分析故障的成因。例如，意大利某品牌AT LA500逻辑分析仪在定时分析模式下可调最大采样率500M/s，内存深度时4M，那么时间分辨率就是2ns，当以逻辑分析仪最大采样率工作时，采集“时间”可达8ms。对于采集“时间”和时间分辨率在实际测量中要根据实际需要进行调整设置。
高级触发
高级触发是快速、高效的检测未知问题的关键。 逻辑分析仪用来触发特定的信号的条件，当满足条件时， 逻辑分析仪将获取数据并显示结果。
今天大多数的逻辑分析仪都包括用以检测信号完整性问题的触发器事件，像毛刺触发、建立/持时间违规触发等。逻辑分析仪的独特之处在于，这些触发条件一次可以同时应用于几十甚至几百路采集通道。正因为能够同时分析数数以百计的数字信号，逻辑分析仪是一个功能强大的发现设备故障的工具。
图5 逻辑分析仪触发功能示例
逻辑分析仪采用FIFO储存器，当触发事件未发生时，数据会以先进先出的原则被丢弃，如图6所示。
图6 逻辑分析仪触发机制-等待触发
当触发事件发生时，逻辑分析仪会捕获触发点周围数据，如图7所示，触发点左侧的数据是“触发前”数据，右面数据是“触发后”数据，一般的逻辑分析仪都支持储存器任意点触发。
图7 逻辑分析仪触发机制-触发
触发后采样还可以设置时间延时或样本数据延时，如图8所示，可以设置触发事件点后经历指定时间或样本数据再进行采样。在上文中我们提及了协议分析仪的触发功能更加强大，在附录中会距离介绍协议分析仪的强大之处。
图8 逻辑分析仪触发机制-延时
显示方式
一般逻辑分析仪显示数字数据的方式有两种：“时序图”和“逻辑状态表”。
时序图是以波形图的形式展现数字逻辑0和1，显示的是一串经过整形后类似方波的波形，波形高电平代表“1”，低电平代表“0”，有些逻辑分析仪支持以不同颜色高亮显示不同的数据流。由于显示的波形不是实际模拟波形，所以也称“伪波形”。此种显示模式适合定时分析。
图9 时序图
逻辑状态表显示是以各种数值如二进制、八进制、十进制、十六进制的形式将数字数据内容显示在表格中，有些逻辑分析仪支持以不同颜色高亮显示不同的数据流。此种显示模式适合状态分析。
图10 逻辑状态表
探头
在高速数字信号采集中，逻辑分析仪的探测方法扮演着重要的角色。关键是要提供最高保真度的探头探测信号方案。大多数逻辑分析仪探头都能实现这一基本要求。
一些逻辑分析仪在做状态分析和定时分析时，需要不同的探头连接方式，这就是所谓的“双探测”，这种技术影响了信号本身，也影响了实际测量结果。例如，在同一个探测点连接两个探头会造成令人无法接受的负载，分别将两个探头连接在裸露的测试点，增加了损害探头以及误连接的风险。而且， 至少需要花两倍的时间去连接两个探头。
图11 “双探测”探头
一些逻辑分析仪能够同时进行状态和定时分析，这种方式加速了信号完整新分析和故障定位的速度，同时将探头对DUT的负载减至最小。
图12 定时/状态探头
在高性能数字系统中，测量信号最实际的方法是预留专门的测试点。一些专用的测试点都配有引脚，如排插等，以简化其与夹式探头和飞线的链接。
逻辑分析仪的探头也可以安装到被测系统的专用连接器上。板装连接器增加了系统额外的成本，也会对高速信号造成一定的损伤，但它确实提供了快速、准确的探测形式。
图13 意大利某品牌AT-LA500逻辑分析仪探头-专用连接器
逻辑分析仪探头阻抗(电容、电阻和电感)成为DUT上整体负荷的一部分。所有探头都表现出负荷特点。探头电容一般会“滚降”信号跳变边沿，如图14所示。这种滚降会降慢边沿跳变，下降的时间用“t△”表示。为什么电容这么重要呢？因为边沿越慢，越过电路逻辑门限的时间越晚，进而会在 DUT 中引入定时误差。随着时钟速率提高，这个问题会变得更加严重。
在高速系统中，探头电容过高可能会使DUT不能运行！应一直选择总电容最低的探头。还应注意，探头夹和引线束会提高其连接的电路上的电容负荷，所以应尽可能使用正确补偿的适配器。
探测点的位置不同可能会造成总线上信号测试上的差异。考虑到这一点，最好的探测地方是在靠近接收端引脚处，这样可以更好的采集DUT真正的信号。
图14 探头电容对信号边沿的影响
总结
逻辑分析仪在数字电路的前期设计、中期试验验证、后期生产抽查等阶段都是帮助工程师和生产人员的有力工具。针对不同的DUT测量，对逻辑分析仪的要求会有所不同，主要考虑因素有通道数、时间分辨率、内存深度、探头等，在选择逻辑分析仪时要谨慎考察其各项参数指标是否符合需求。
参考资料
《AT-LA500逻辑分析仪》 Active Technology
《逻辑分析仪》 科普中国
《协议分析仪》 科普中国
《逻辑分析仪基础知识》
《信号完整性基础》
附录 协议分析的高级触发功能
注：在以下内容中以Active Technology的AT-LA500逻辑分析仪的协议触发功能为例进行高级协议触发功能的举例说明。
I2C触发
在此触发模式下，当I2C总线上发生选择的事件时，逻辑分析仪将会被触发。而且被采集的数据会被解码并以时序图形和状态表的形式显示。
运行逻辑分析仪之前要准确连线并对逻辑分析仪进行相应设置：
• 连接无源或高阻抗连接器至仪器A端口，在逻辑分析仪软件控制界面设置阈值电压。
• 将连接器另一端至少一条地线接DUT的参考地。
• 连接连接器的Channel 0引脚连接I2C总线的SDA线。
• 连接连接器的Channel 1引脚连接I2C总线的SCI线。
I2C总线触发有两种不同的可选触发项：地址触发，地址&数据触发，可以在软件的I2C
总线触发操作界面进行设置。
Ø 地址触发
在此触发模式下，当I2C总线上传输被选的地址数据流时，逻辑分析仪将会被触发。在Trigger On选项框中选择地址触发操作，可选操作是：
• Read or Write：总线上无论是读还是写数据流都会触发逻辑分析仪。
• Read：总线执行读操作时触发逻辑分析仪，并忽略ACK位。
• Write：总线执行写操作时触发逻辑分析仪，并忽略ACK位。
• ACK R/W：当总线上传输任何应答位数据流时触发逻辑分析仪。
• ACK Read：当总线上传输读应答位数据流时触发逻辑分析仪。
• ACK Write：当总线上传输写应答位数据流时触发逻辑分析仪。
• NACK R/W：当总线上传输任何非应答位数据流时触发逻辑分析仪。
• NACK Read：当总线上传输读非应答位数据流时触发逻辑分析仪。
• NACK Write：当总线上传输写非应答位数据流时触发逻辑分析仪。
在Address Value选项框中可以指定7 bit二进制地址码，X代表忽略。不仅如此，还可以指定总线上的7 bit二进制地址码与Address Value选项框中的7 bit二进制地址码是相匹配还是不匹配情况下执行触发。
在Additional Conditions选项目、框中可以添加更多的触发条件(最多15个)，点击
添加触发条件，点击
删除触发条件，点击
修改触发条件。
只有当设置了多个地址触发条件时，Conditions Operator选项框才可用，可选操作：
• Sequence：当所有的地址触发条件按照顺序都证实后，逻辑分析仪被触发。
• OR：当至少一个地址触发条件被证实后，逻辑分析仪被触发。
Ø 地址&数据触发
在此触发模式下，当I2C总线上传输被选的地址+数据时，逻辑分析仪将会被触发。关于地址触发的相关信息与上文所讲述的一样，这里不再重复。在Data Value选项框中可写入8 bit二进制数据。不仅如此，还可以指定总线上的8 bit二进制数据与Data Value选项框中的8 bit二进制数据是相匹配还是不匹配情况下执行触发。And选项框还支持是否启用ACK位，可选操作有
• ACK or NACK：忽略应答位。
• ACK：当总线上传输数据应答位数据流时触发逻辑分析仪。
• NACK：当总线上传输数据非应答位数据流时触发逻辑分析仪。
在Additional Conditions选项目、框中可以添加更多的触发条件(最多15个)，点击
添加触发条件，点击
删除触发条件，点击
修改触发条件。
只有当设置了多个地址触发条件时，Conditions Operator选项框才可用，可选操作：
• Sequence：当所有的地址触发条件按照顺序都证实后，逻辑分析仪被触发。
• OR：当至少一个地址触发条件被证实后，逻辑分析仪被触发。
Ø 预触发
Pretrigger在前文高级触发一节中有提及，它可以指定触发事件在逻辑分析仪内存中的位置。若需要分析查看触发事件后的大量数据，可将Pretrigger控制条调至低值，若需要分析查看触发事件后=前的大量数据，可将Pretrigger控制条调至较大值。
SPI/µWire触发
在此触发模式下，当SPI或µWire总线上发生选择的事件时，逻辑分析仪将会被触发。而且被采集的数据会被解码并以时序图形和状态表的形式显示。
在Protocol选项框中可以选择SPI或µWire协议触发，因为µWire协议类似于SPI协议的简要版，当选择µWire协议触发时，有些功能无法使用，所以下面就讲解相对复杂的SPI协议触发。
运行逻辑分析仪之前要准确连线并对逻辑分析仪进行相应设置：
• 连接连接器至仪器A端口。
• 将连接器另一端至少一条地线接DUT的参考地。
• 连接连接器的Channel 0引脚连接SPI总线的SCLK线。
• 连接连接器的Channel 1引脚连接SPI总线的MOSI线。
• 连接连接器的Channel 2引脚连接SPI总线的MISO线。
• 可选操作，Channel 3~10引脚连接SPI总线的SSn线
Ø SPI触发
逻辑分析仪可以在SPI总线上的MOSI或MISO线路上被触发，在Trigger On选项框内选择相应的触发线路。
SPI外围设备有两种配置位，分别是时钟极性(CPOL)和时钟相位(CPHA)，所以支持4种工作模式：
• 模式0：CPOL=0；CPHA=0
• 模式1：CPOL=0；CPHA=1
• 模式2：CPOL=1；CPHA=0
• 模式3：CPOL=1；CPHA=1
在Clock Polarity和Clock Phase选项框中配置和SPI外围设备相同的模式。
因为SPI的外围设备都具有SSn使能信号端口，可以使用逻辑分析仪连接器的Channel
3~10引脚连接SSn线，从而选择在逻辑分析仪的触发机制中哪条SSn线数据流可以参与逻辑分析仪的触发判定。Enabled Sl**e Select选项框列表罗列了所有可用的SSn信号，连接器正确连线后，再点击勾选相应的复选框，逻辑分析仪的触发机制就会检测此SSn信号线数据流了。
SPI触发控制界面的其他一些功能设定与I2C触发中的相同，这里不再陈述，毕竟我们不是来学习AT-LA 500的软件的。
UART/RS232触发
在此触发模式下，当UART总线上发生选择的事件时，逻辑分析仪将会被触发。而且被采集的数据会被解码并以时序图形和状态表的形式显示。
运行逻辑分析仪之前要准确连线并对逻辑分析仪进行相应设置：
• 连接高阻抗连接器至仪器A端口，在逻辑分析仪软件控制界面设置阈值电压。
• 将连接器另一端至少一条地线接DUT的参考地。
• 连接连接器的Channel 0引脚连接UART总线的RXD线。
• 连接连接器的Channel 1引脚连接UART总线的TXDI线。
Ø UART触发
逻辑分析仪可以在SPI总线上的MOSI或MISO线路上被触发，在Trigger On选项框内选择相应的触发线路。
可以在Polarity选项框中选择UART总线触发信号的极性。Parity选项框支持选择不同的校验位：
• None：当协议中不存在校验时，选用此选项。
• Don’t care：忽略校验位。
• Even：数据位后为奇校验位时，逻辑分析仪被触发。
• Odd： 数据位后为偶校验位时，逻辑分析仪被触发。
• Mark：数据位后为标识校验位时，逻辑分析仪被触发。
• Space：数据位后为空校验位时，逻辑分析仪被触发。
Packet Size选项框内可以选择总线上传输的数据位数，5 bit~9 bit。Baud Rate代表UART总线的数据速率，可选值有75，150，300，600，1200，2400，4800，9600，19200，38400， 57600，76800，115200，128000和153600 bps。
UART触发控制界面的其他一些功能设定与I2C触发中的相同，这里不再陈述。
题外话
AT-LA500这款逻辑分析仪除了逻辑分析仪的功能外，还具备协议分析仪的功能，对RS 232，I2C，SPI， Microwire，485，422，UART串行协议都支持。更意外的是AT-LA500还支持同时数字+模拟波形的分析，这个功能很强大，本文档对此不进行过多描述，感兴趣的读者可以自行探索。
如果觉得《halfstone 原理_逻辑分析仪原理及其参数介绍》对你有帮助，请点赞、收藏，并留下你的观点哦！
